(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-5866

(43)公開日 平成5年(1993)1月14日


(51) Int.Cl. ⁵ G 0 2 F G 0 9 G	1/133 1/136 3/36	識別配号 5 5 0 5 0 5 5 0 0	庁内整理番号 7820-2K 7820-2K 9018-2K 7926-5G	Fl	技術表示箇所			
					審査請求	未請求	請求項の数3	(全 8 頁)
(21) 出願番号	}	特願平3-159162 平成3年(1991)6	(71)出願人	出願人 000005049 シヤープ株式会社 大阪府大阪市阿倍野区長池町22番22号				
,,				(72)発明者	島田尚	幸 倍野区:	長池町22番22号	
				(72)発明者		倍野区	· 長池町22番22号	シヤープ
				(72)発明者		倍野区	長池町22番22号	シヤープ
				(74)代理人	弁理士	山本	秀策	

(54) 【発明の名称】 アクテイプマトリクス基板の検査方法

(57)【要約】

【構成】まずゲートバスライン1の選択によって当該行の各絵素トランジスタ4をONにし、この水平走査期間内に各ソースバスライン2を順次選択することにより各絵素容量3に所定の映像信号を順に書き込み、次に再びゲートバスライン1の選択によって当該行の各絵素トランジスタ4を導通させ、この水平走査期間内に各ソースバスライン2を順次選択することにより各絵素容量3に保持された映像信号を順に読み出し、この読み出した信号を検査することによりアクティブマトリクス基板の良否を判定する。

【効果】駆動回路5、6やバスライン1、2のみならず 絵素トランジスタ4の良否まで迅速かつ確実に検査でき るので、精度の高い検査が可能となり、しかも、アクテ ィブマトリクス基板の状態で検査して不良箇所を確実に 特定することができるので、欠陥箇所の修正も容易に行 うことができる。



1

【特許請求の範囲】

【請求項1】 縦横に交差して形成された複数の走査信号 線とデータ信号線の各交差部にそれぞれスイッチング素 子を介して絵案容量を接続したアクティブマトリクス基 板の検査方法において、該走査信号線の選択によって当 **該行の各スイッチング条子を導通させること、この間に** 各データ信号線を順次選択することにより各絵素容量に 所定の映像信号を順に書き込むことこの各スイッチング 素子を一旦遮断した後に、再び該走査信号線の選択によ って当該行の各スイッチング素子を導通させること、こ 10 の間に各データ信号線を順次選択することにより各絵素 容量に保持された映像信号を順に読み出すこと、この読 み出した信号を検査することにより良否を判定すること を包含するアクティブマトリクス基板の検査方法。

【請求項2】前記アクティブマトリクス基板には前記走 査信号線を駆動するための走査信号線駆動回路及び前記 データ信号線を駆動するためのデータ信号線駆動回路の 少なくとも一方が設けられている請求項1に記載の検査 方法。

【請求項3】前記映像信号の書き込み及び読み出しは映 20 像信号端子を介して行う請求項1に記載の検査方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置等におけ るアクティブマトリクス基板の検査方法に関する。

[0002]

【従来の技術】液晶表示装置における駆動回路を内蔵し た従来のアクティブマトリクス基板の構成を図7を用い て説明する。アクティブマトリクス基板は、基板面に縦 号線) 101とソースパスライン(データ信号線) 10 2の各交差部に、それぞれ絵素容量103と絵素トラン ジスタ(スイッチング素子)104とをマトリクス状に 配置したものである。各ゲートパスライン101は、ゲ ート駆動回路105によって駆動され、当該行の各絵素 トランジスタ104のON/OFFを制御するようにな っている。ソースパスライン102は、ソース駆動回路 106によってON/OFFを制御されるアナログスイ ッチ107を介して、いずれかの映像信号線108に接 続されるようになっている。また、ソースパスライン1 40 02は、当該列の各絵素トランジスタ104を介して対 広する絵素容量103にそれぞれ接続される。さらに、 各ソースパスライン102には、それぞれ付加容量10 9が接続され、配線110によって各絵素容量103の 他方の電極とこの付加容量109の他方の電極が同一の 基準電位となるように構成されている。

【0003】上記アクティブマトリクス基板は、まずゲ ート駆動回路105が各ゲートパスライン101に順に ON信号を出力し、このON信号が出力されたゲートバ スライン101の行の全ての絵素トランジスタ104を 50 02をそれぞれスイッチ114aを介し、一括して検査

ONとする。また、1のゲートパスライン101にON 信号が出力されている間に、ソース駆動回路106が各 アナログスイッチ107に順にON信号を出力する。す ると、ONとなったアナログスイッチ107に接続され たソースパスライン102が対応する映像信号線108 に接続され、このソースパスライン102を介してON となった絵素トランジスタ104に接続された絵素容量 103に映像信号が書き込まれる。また、このようにし て絵素容量103に書き込まれた映像信号は、ゲート駆 動回路105が他の行のゲートパスライン101にON 信号を出力している間は、絵素トランジスタ104がO FFすることにより保持される。そして、ゲート駆動回 路105が全ての行のゲートパスライン101にON信 号を出力し終えると、再び最初の行から順にON信号を 出力して、以降この動作を繰り返す。

【0004】液晶の透過率は、この動作の1周期の間に おける印加電圧の実効値に依存する。従って、液晶表示 装置の表示品質を向上させるには、各絵素容量103に 映像信号を充分に書き込むと共に、この絵素容量103 の電荷が保持されるようにリーク電流をできるだけ低減 する必要がある。

【0005】上記アクティブマトリクス基板は、液晶を 介して対向基板と向かい合わせに組み合わせて液晶表示 装置として実際に駆動可能となった後であれば、光学的 な検査による不良の検査を容易に行うことができる。し かしながら、この状態でアクティブマトリクス基板が不 良であると判断された場合には、もはや不良箇所の修正 は不可能であり、しかも、対向基板との組み立て工程が 全くの無駄となってしまう。従って、アクティブマトリ **機に交差して多数形成されたゲートバスライン(走査信 30 クス基板は、絵素トランジスタ104等の形成工程が終** わった段階で検査を行い、可能な場合は不良箇所の修正 を行った上で対向基板との組み立て工程に送り出せるよ うにする必要がある。

[0006]

【発明が解決しようとする課題】そこで、このようなア クティブマトリクス基板を組み立て前に検査するため に、図7に示すような検査回路111~114を基板上 に形成することが考えられる。検査回路111、112 は、ゲート駆動回路105とソース駆動回路106にお けるシフトレジスタの最終段の出力を検査パッド111 a、112aに導くようにした回路である。従って、こ れらの検査パッド111a、112aの出力をモニタし ながらゲート駆動回路105とソース駆動回路106を 動作させれば、これらの回路の良否を検査することがで きる。

【0007】また、検査回路113は、各ゲートパスラ イン101をそれぞれスイッチ113aを介し、一括し て検査パッド113bに接続するようにした回路であ る。さらに、検査回路114は、各ソースパスライン1 パッド114bに接続するようにした回路である。そし て、これらのスイッチ113a、114aは、検査パッ ド113c、114cによってON/OFFが制御され るようになっている。従って、例えばゲートパスライン 101を検査する場合には、検査パッド113cにON 信号を印加してスイッチ113aをONとし、ゲート駆 動回路105を動作させれば、検査パッド113bの出 力により断線等の不良を発見することができる。また、 ソースパスライン102を検査する場合には、映像信号 線108に適当な信号を付加しておき、検査パッド11 10 4cにON信号を印加してスイッチ114aをONと し、ソース駆動回路106を動作させれば、検査パッド 114 bの出力により断線等の不良を発見することがで きる。

【0008】ところが、この改良された検査方法は、ゲ ート駆動回路105やソース駆動回路106の動作及び ゲートパスライン101やソースパスライン102の良 否を検査するだけである。しかしながら、アクティブマ トリクス基板では、膨大な数の絵素トランジスタ104 が形成されているため、この絵素トランジスタ104の 20 良否の方が製造上の歩留りに与える影響がより大きいも のとなる。しかも、ゲートパスライン101やソースパ スライン102の検査に使用する検査回路113、11 4は、スイッチ113a、114aを有するため、これ らのトランジスタが不良を発生する可能性も少なくな く、さらに、後にこれらのスイッチ113a、114a を切り離す工程が必要になる場合もあった。

【0009】このため、上述の検査方法では、アクティ プマトリクス基板の不良の原因の大きな割合を占める絵 素トランジスタ104が検査できず、充分な検査を行い 30 得ないという問題がある。しかも、検査回路113、1 14自身の不良によって歩留りを却って悪化させるおそ れもあり、検査コストも高く付くという問題も有してい

【0010】本発明は、上記事情に鑑み、各絵素容量に 一旦書き込んだデータを再び読み出して調べることによ り、駆動回路やパスラインのみならず絵素トランジスタ の良否まで検査可能となり、しかも不良箇所を確実に検 出することができるアクティブマトリクス基板の検査方 法を提供することを目的としている。

[0011]

【課題を解決するための手段】本発明の検査方法は、縦 横に交差して形成された複数の走査信号線とデータ信号 線の各交差部にそれぞれスイッチング素子を介して絵素 容量を接続したアクティブマトリクス基板の検査方法に おいて、該走査信号線の選択によって当該行の各スイッ チング素子を導通させること、この間に各データ信号線 を順次選択することにより各絵素容量に所定の映像信号 を順に書き込むことこの各スイッチング素子を一旦遮断 した後に、再び該走査信号線の選択によって当該行の各 50 回路がアクティブマトリクス基板上に形成されていない

スイッチング素子を導通させること、この間に各データ 信号線を順次選択することにより各絵素容量に保持され た映像信号を順に読み出すこと、この読み出した信号を 検査することにより良否を判定することを包含してお り、そのことにより上記目的が達成される。

【0012】前記アクティブマトリクス基板には、前記 走査信号線を駆動するための走査信号線駆動回路及び前 記データ信号線を駆動するためのデータ信号線駆動回路 の少なくとも一方が設けられているのが好ましい。

【0013】前記映像信号の書き込み及び読み出しは映 像信号端子を介して行うようにするのが好ましい。

[0014]

【作用】本発明によれば、まず走査信号線の選択によっ て当該行の各スイッチング素子を導通させ、この間に各 データ信号線を順次選択することにより各絵素容量に所 定の映像信号を順に書き込む。すると、通常の表示の際 と同様に、各絵素容量には映像信号が電荷として保持さ れる。

【0015】そして、一旦各スイッチング素子を遮断 し、例えば他の行の各絵素容量にも映像信号を書き込ん だ後に、再び当該走査信号線の選択によってこの行の各 スイッチング素子を導通させ、この間に各データ信号線 を順次選択することにより各絵素容量に保持された映像 信号を順に読み出す。この映像信号は、書き込み時に使 用した映像信号線から読み出すことができる。また、こ の映像信号は、保持されていた絵案容量ごとにシーケン シャルに読み出される。

【0016】このようにして読み出した映像信号は、例 えば元の映像信号と比較する等の検査によって、この映 像信号の通過経路を選択する走査信号線駆動回路やデー 夕信号線駆動回路の動作の良否及び走査信号線の良否、 並びに通過経路となるデータ信号線の良否及びアナログ スイッチやスイッチング素子の動作の良否を検出するこ とができる。しかも、異常が現れた映像信号の読み出し 時系列上での位置を検出すれば、この映像信号を保持し ていた絵素容量を特定することができる。従って、例え ばスイッチング素子の不良が原因であるような場合に は、その不良となった絵素トランジスタを特定すること ができる。また、特定の行又は列上の絵素容量が保持し 40 ていた映像信号に異常が発生した場合には、その映像信 号の経路上のパスラインやアナログスイッチ又はその経 路を選択するための駆動回路の不良が原因であると判断 することができる。

【0017】この結果、本発明の検査方法によれば、ア クティブマトリクス基板の状態で駆動回路やパスライン のみならずスイッチング素子の良否まで、実際の駆動状 態に則した検査が可能となり、しかも不良箇所を確実に 特定することができるようになる。

【0018】走査信号線駆動回路又はデータ信号線駆動

5

場合には、上述のような検査を行う際の各信号線に対す る信号の印加が困難である。しかし、走査信号線駆動回 路又はデータ信号線駆動回路が同一基板上に形成されて いれば、信号の印加が容易であり、準備すべき信号線が 少なくて済むという利点がある。

[0019]

【実施例】本発明を実施例について以下に説明する。

【0020】本実施例の検査対象となるアクティブマト リクス基板は、図1に示すように、基板面上にn行m列 で形成されたゲートバスライン(走査信号線)1とソー スパスライン (データ信号線) 2の各交差部に、それぞ れ絵素容量3と絵素トランジスタ (スイッチング素子) 4とをマトリクス状に配置したものである。絵素容量3 は、絵素トランジスタ4を通じて書き込まれた映像信号 を保持するためのものであり、この映像信号の電荷によ って液晶を駆動することになる。各ゲートパスライン1 は、ゲート駆動回路5によって駆動され、当該行の各絵 素トランジスタ4のON/OFFを制御するようになっ ている。このゲート駆動回路5は、同一基板上に形成さ によって駆動されると共に、同じく外部からのスタート 信号及びクロック等によって制御される。

【0021】ソースパスライン2は、ソース駆動回路6 によってON/OFFを制御されるアナログスイッチ7 を介して、3本のうちのいずれかの映像信号線8に接続 される。また、ソースパスライン2は、当該列の絵素ト ランジスタ4を介して各絵素容量3に接続される。さら に、各ソースパスライン2には、寄生容量が存在し、こ れで足りない場合には必要に応じてそれぞれ付加容量9 が接続され、配線10によって各絵素容量3の他方の電 30 極とこの付加容量9の他方の電極とを接地GNDに接続 するようになっている。そして、この寄生容量と付加容 量9によってソースパスライン2上に映像信号を保持す ることができる。ソース駆動回路6は、同一基板上に形 成されたシフトレジスタによって構成され、外部からの 電源によって駆動されると共に、同じく外部からのスタ ート信号及びクロック等によって制御される。3本の映 像信号線8は、外部から端子8aを介してそれぞれRG Bの各3原色の映像信号を入力する信号線である。ま た、端子8 bは、検査用の映像信号を入力するために使 40 用される。なお、11は、この映像信号線上の寄生容量 を示す。

[0022] 図2に上記アクティブマトリクス基板にお ける1の絵素容量3についての書き込み読み出し経路の 等価回路を示す。この絵素容量3は、ゲートパスライン 1によって制御される絵素トランジスタ4を介してソー スパスライン2に接続されている。ソースパスライン2 には、付加容量9と図示しない寄生容量が存在する。ソ ースバスライン2は、ソース駆動回路6によって制御さ れるアナログスイッチ7を介して映像信号線8に接続さ 50 後の図6で説明するように実際には完全にLレベルには

れている。映像信号線8には、寄生容量11が存在す る。そして、アクティブマトリクス基板の検査時には、 映像信号線8の端子8aにスイッチ12を介してパッフ ァ回路13とA/D変換器14とコンピュータ15が接 続される。また、映像信号線8の端子8 bには、スイッ チ16を介して所定の映像信号が入力されるようになっ ている。なお、17は、端子8aに接続された検査用の 回路の寄生容量を示す。

【0023】上記アクティブマトリクス基板を検査する 場合には、まず図3に示すように、制御信号RwのHレ ベルに基づいてスイッチ16を接続して、端子8bに交 流パルス状の映像信号Rを入力する。なお、ここでは、 RGBの3種類の映像信号を代表して映像信号Rのみを 示しているが、他の映像信号も同様の手順により検査す ることができる。次に、ゲート駆動回路5を動作させて 各ゲートパスライン1 (Yı~Y。) に順次1水平走査期 間(1 H)だけHレベルとなるゲート信号を送ると、各 行の絵素容量3 (P(1,1) ~ P(1,n)) が順に映像信号 を書き込まれる。そして、全てのゲートパスライン1に れたシフトレジスタによって構成され、外部からの電源 20 ゲート信号が送られ1垂直走査期間(フィールド)の走 査が終了すると、書き込み動作が完了する。

> 【0024】この図3に示した垂直走査期間中の1水平 走査期間の動作のみを図4に基づいてさらに詳しく説明 する。なお、1水平走査期間は、ここでは80μsであ る。各水平走査期間には、ソース駆動回路6を動作さ せ、アナログスイッチ?に制御信号(X1~Xx、ただ し、図面は映像信号Rだけのため2つおきに示してい る) を送って、これを順次ONにする。すると、映像信 号線8からの映像信号がこのアナログスイッチ?を介し てソースパスライン2の付加容量9等に充電される。ま た、この時には既にソースパスライン2と交差するいず れかのゲートパスライン1に接続された1の絵素トラン ジスタ4がONとなっているので、当該絵素の絵素容量 3にも映像信号が書き込まれる。ただし、図4に示すよ うに、アナログスイッチ7のONに伴って直ちにソース パスライン2 (S1~S1) への映像信号の充電は行われ るが、絵素トランジスタ4を介したこの絵素容量3(P (1,1) ~ P(m,1)) への書き込みは、時定数が長いた め、アナログスイッチ7がOFFとなった後も継続され る。従って、1水平走査期間の最後に書き込みが行われ る絵素容量3の書き込み時間を確保するために、ソース 駆動回路6が最初の制御信号を出力するまでの期間、及 び最後の制御信号を出力した後の期間に充分な時間の余 裕を設けている。

【0025】上記のようにして全ての絵素容量3に映像 信号を書き込むと、図5に示すように、制御信号Rwの Lレベルに基づいてスイッチ16を開放すると共にスイ ッチ12を接続して、端子8aから信号をパッファ回路 13に出力できるようにする。なお、制御信号Rwは、

ならず、高速でH/Lを繰り返している。また、帽子8 bの映像信号Rは接地GNDのLレベルに固定する。次 に、ゲート駆動回路5を動作させて各ゲートパスライン 1 (Y₁~Y_■) に順次1水平走査期間だけHレベルとな るゲート信号を送る。すると、ゲート信号が送られて来 た各ゲートパスライン1に接続された絵案トランジスタ 4がONとなって当該絵素容量3に保持されていた映像 信号がソースパスライン2に読み出されることになる。 そして、全てのゲートパスライン1にゲート信号が送ら れ1垂直走査期間の走査が終了すると、読み出し動作が 10 夕15によって同一絵素容量3から読み出した映像信号

【0026】この図5に示した垂直走査期間における1 水平走査期間の動作を図6に基づいてさらに詳しく説明 する。各水平走査期間には、ソース駆動回路6を動作さ せ、アナログスイッチ?に制御信号(Xi~Xa)を送っ て、これを順次〇Nにする。すると、既に絵素容量3か らソースパスライン2に読み出されていた映像信号がこ のアナログスイッチ7を介して順次映像信号線8に至 り、端子8a及びスイッチ12を通ってパッファ回路1 映像信号Rrは、A/D変換器14でディジタル信号に 変換されてコンピュータ15に人力されることになる。 なお、アナログスイッチ?を制御する制御信号(X1~ X.) は、映像信号線8に対して2本おきに出力される ので、前後の制御信号の間にはある程度の間隙が開く。 そこで、この制御信号の各間隙によりアナログスイッチ 7がOFFとなるたびに、前記制御信号RwがHレベル となって、スイッチ12、16を切り換え、映像信号線 8の寄生容量11に残留した映像信号を消去するように している。

【0027】コンピュータ15では、時系列で送られて 来るディジタルの映像信号Rrを順次所定のメモリに記 **憶すると共に、これを所定のパターンと比較する。そし** て、ゲート駆動回路5、ソース駆動回路6及びアナログ スイッチ7並びに絵案トランジスタ4の動作に異常がな く、ゲートパスライン1やソースパスライン2に断線等 が発生していなければ、この映像信号Rrは図6に示し たような周期的なパルスとなり、正常であるとの判断を 行うことができる。しかし、例えば一部の絵素トランジ スタ4が正常動作しなかった場合には、映像信号Rrに 40 おける時系列上の対応位置のパルスが欠けた状態とな り、これによってアクティブマトリクス基板の不良を検 出することができる。また、映像信号Rrにおけるこの パルスが欠けた時系列上の位置を検出することにより、 欠陥のある絵素トランジスタ4を特定することができ、 これによってレーザ等による修正作業も容易になる。

【0028】また、本実施例の検査方法によれば、アク ティブマトリクス基板全体の書き込みと読み出しに2垂 直走査期間だけの時間を要し、約30分の1秒の短時間 で検査を完了することができる。ただし、実際のアクテ 50 圧利得を1以上、望ましくは絵素容量3に対するソース

ィブマトリクス基板では、絵素容量3が約0.2pF、 ソースパスライン2の付加容量9 (寄生容量を含む)が 約5~10pF、映像信号線8の寄生容量11が約10 ~20pF程度となる。従って、5Vの映像信号を書き 込んだ場合、読み出した映像信号rは約40mVとな り、完全な断線やリークを検出することは可能である が、微妙な欠陥の検出は困難な場合が生じる。そこで、 上記2垂直走査期間による映像信号の書き込み読み出し 動作を例えば10~100回程度繰り返し、コンピュー 同士を順次加算することによりS/N比を向上させ、時 定数が駆動のタイミングと同程度となるリーク等の微妙 な欠陥の検出も可能にすることができる。そして、この 場合であっも、全ての検査に要する時間は、僅かに数分 の1秒~数秒程度であり、効率的な検査を行うことがで

8

【0029】以上説明したように、本実施例の検査方法 によれば、アクティブマトリクス基板を駆動回路5、6 やパスライン1、2等だけでなく絵素トランジスタイの 3に送られる。そして、バッファ回路13で増幅された 20 動作まで迅速かつ確実に検査することができるようにな る。しかも、実際に映像信号を絵素容量3に書き込んで 検査を行うため、映像信号の書き込みや保持に伴う全て の機能について一括して効率的な検査を行うことができ る。また、絵素トランジスタ4等の各絵素ごとの欠陥で あれば、この位置を確実に特定することができ、駆動回 路5、6やパスライン1、2の欠陥の場合には、読み出 した映像信号に発生する異常箇所の分布を調べることに より、その欠陥箇所を高い精度で推定することもでき る。ただし、検査の効率化のために、駆動回路5、6に 30 付いては別途他の方法による検査を実施してもよい。

> 【0030】なお、本実施例では、各絵素容量3に書き 込む映像信号を1水平走査期間ごとに反転する交流パル ス信号とし、1行の書き込みが行われるたびに各絵素容 量3の保持動作を行うようにしていたが、本発明は、こ のような駆動方法に限定されるものではなく、例えば一 定の映像信号を全ての絵素容量3に書き込んでから保持 動作を行い、その後映像信号を順次読み出すようにする こともできる。

> 【0031】また、本実施例では、アクティブマトリク ス基板の外部に検査用のスイッチ12、16やパッファ 回路13等を接続する構成としたが、これらの回路もゲ ート駆動回路5やソース駆動回路6と共に同一基板上に 形成して検査を行うようにすることができる。 このスイ ッチ12、16は、多結晶SITFTによるCMOS回 路によって構成することができる。パッファ回路13 は、オペアンプやソースフォロワ等の回路によって構成 することができる。また、このパッファ回路13は、入 カインピーダンスを絵素トランジスタ4のON抵抗より も高くし、入力容量を絵案容量3よりも小さくして、電

9

パスライン2の容量(付加容量9)の比より多くすれば、精度の高い検出が可能となる。

【0032】さらに、本実施例では、3本の映像信号線8を有するアクティブマトリクス基板を用いて説明を行ったが、本発明はこれに限定されるものではなく、上記図6で示した制御信号Rwによる寄生容量11の除去が可能な構成であればどのようなものであっても実施可能である。

【0033】図2の等価回路に於いて、ソースパスライン2とグランドとの間、及びパッファ13の入力部とグランドとの間に電位をリフレッシュするためのスイッチを設けるようにしてもよい。この場合、これらのスイッチはスイッチ12、16と同様にCMOSFETにより構成することが出来る。

[0034]

【発明の効果】以上の説明から明らかなように、本発明のアクティブマトリクス基板の検査方法によれば、駆動回路やバスラインのみならず絵素トランジスタの良否まで迅速かつ確実に検査できるので、精度の高い検査が可能となり、しかも、アクティブマトリクス基板の状態で 20検査して不良箇所を確実に特定することができるので、欠陥箇所の修正も容易に行うことができるようになる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すものであって、アクティブマトリクス基板のブロック図である。

【図2】本発明の一実施例を示すものであって、1の絵

案容量についての書き込み説み出し経路を示す等価回路 である。

10

【図3】本発明の一実施例を示すものであって、映像信号書き込み時における垂直走査期間の各信号を示すタイムチャートである。

【図4】本発明の一実施例を示すものであって、映像信号書き込み時における水平走査期間の各信号を示すタイムチャートである。

【0033】図2の等価回路に於いて、ソースパスライ 【図5】本発明の一実施例を示すものであって、映像信ン2とグランドとの間、及びパッファ13の入力部とグ 10 号読み出し時における垂直走査期間の各信号を示すタイランドとの間に電位をリフレッシュするためのスイッチ ムチャートである。


【図6】本発明の一実施例を示すものであって、映像信号読み出し時における水平走査期間の各信号を示すタイムチャートである。

【図7】アクティプマトリクス基板のプロック図であ み


【符号の説明】


- 1 ゲートバスライン (走査信号線)
- 2 ソースパスライン (データ信号線)
- 3 絵素容量
- 4 絵素トランジスタ (スイッチング素子)
- 5 ゲート駆動回路
- 6 ソース駆動回路
- 12 スイッチ
- 15 コンピュータ
- 16 スイッチ

【図1】



[図4]





【図7】

